在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3212|回复: 6

[求助] USB 2.0在FPGA上实现

[复制链接]
发表于 2010-10-10 17:04:57 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
有人用过opencores上那个USB 2.0设备IP在FPGA上实现过吗?PHY芯片打算用cy7c68000
有需要修改的地方吗?还是可以直接使用。
应该注意些什么?
 楼主| 发表于 2010-10-20 10:10:41 | 显示全部楼层
没人回复吗
发表于 2010-10-21 23:10:01 | 显示全部楼层
I advice you to use TI or SMSC chips for this purpose.
I think that no change to the chip is required. The only thing to check is basic UTMI compliance and if the wishbone interface is good for you.
 楼主| 发表于 2010-10-25 16:14:08 | 显示全部楼层
回复 3# mehdiru


    我看过USB1.1的IP,固件的信息写在一个rom里。而2.0并没有这部分,是否需要添加
而 且还缺少个微控制器。
发表于 2010-10-26 17:34:50 | 显示全部楼层
So what you need is a solution with not only USB 2.0 phy but also with SIE and endpoint logic
I can suggest you to take a look at the Cypress EZ-USB familly.
http://www.cypress.com/?id=190&source=header
 楼主| 发表于 2010-11-8 16:14:11 | 显示全部楼层
有谁写过这个IP核的Testbench ?   哎  这个东西真麻烦
发表于 2010-11-8 21:57:32 | 显示全部楼层
我是自己写的,4各月
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 02:25 , Processed in 0.057680 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表