请教下LNA中的ESD的问题！！！！

48713214 · 发表于 2010-10-6 18:57:50

回复 8# moorehuang

低频的大概在多少范围，我们是400M，电容能有多大

zhukh · 发表于 2010-10-6 20:13:30

回复 8# moorehuang

寄生电容对LNA性能的影响有理论推导的，公式比较复杂。总的来说，它对输入匹配，功率增益，噪声系数，IP3，线性度都会造成影响，也许对有些性能影响不大，设计仿真时带入ESD器件你就会发现。

zhukh · 发表于 2010-10-6 20:18:55

回复 9# 48713214
我看diode的layout面积也不大，3umx10um, 2个finger。我感觉没问题
你先看电路的DC点是否正确吧，是否焊接的时候已经被ESD打坏了？
接下来再做FIB把ESD切掉再测试，没有ESD，焊接一定要注意，做好静电防护措施

fuyibin · 发表于 2010-10-6 21:55:36

请问在LNA中的ESD的寄生电容大概有多大，小弟用的umc。18um的工艺，对这个电容恶化LNA匹配和噪声的性能的 ...
48713214 发表于 2010-10-6 09:55

登录/注册后可看大图

给你一些tsmc的信息吧，
我们用的tsmc 65NM的IO，里面有各种用途的ESD/IO
PDB1AC 100fF 1kV HBM LNA
PDB2AC 300fF 2kV HBM LVDS
PDB3AC 600fF 2kV HBM ADC/DAC
我们也看过IO里面的ESD 电路，analog IO都是diode device
digital IO可能会有GGNMOS之类的，但是MOS的IO寄生会很大的

RF的ESD肯定要用diode了，SCR不太敢用的，不能像在foundry，有具体工艺参数，能够反复尝试
还有，个人ESD diode尽量finger多一点，有时候周长比面积更管用哦，
很多diode ESD时靠侧边导电， current不走体内的
反正200fF的寄生应该说差不多吧，PAD及走线尽量用高层metal

zhongbo1127 · 发表于 2010-10-6 22:47:57

等到封装完了，你就会发现，最大的寄生电容居然是bonding wire 引入的 ESD的几百个p算个啥阿 :-)
这个时候你不得不增加 bonding wire的尺寸.....一眼难尽

48713214 · 发表于 2010-10-7 09:57:35

回复 14# fuyibin

finger多一点有什么好处？寄生电容是按周长算得吗？比如一个 100*80的二极管，周长缩小10倍，寄生电容会同比例缩小吗？

fuyibin · 发表于 2010-10-7 13:16:59

回复 fuyibin

finger多一点有什么好处？寄生电容是按周长算得吗？比如一个 100*80的二极管，周 ...
48713214 发表于 2010-10-7 09:57

登录/注册后可看大图

我不是说么，在同等面积下，周长大的diode肯定比周长小的diode ESD level高，
所以在同样的ESD要求下，周长大，面积就可以小一些，自然寄生也会小一些
bipolar的电流集边效应会挺明显的，diode应该也会有类似效应，所以建议还是finger多一些的为好
还有楼上有一位说的package是一个重要的问题，他说的bonding wire电容
其实bonging wire的寄生电容应该很小的，电感到不小
但是package的引脚会有很大寄生，根据不同的package是不同的
要高速寄生小，那么就要BGA或者QFN封装
QFP会便宜一些，但是寄生不小
DIP就更差了，寄生大大地

48713214 · 发表于 2010-10-7 15:55:23

回复 13# zhukh

我们走的是MPW ，可以作FIB吗？

moorehuang · 发表于 2010-10-7 16:39:07

本帖最后由 moorehuang 于 2010-10-7 16:43 编辑

跟zhukh探讨一下这个问题。
我知道您说的理论，我也看过。但是我以为，这些理论和数学推导都是建立在单一匹配器件（串联电感）的基础上的。
而一般做产品时，为了满足一定频率范围内的S11，匹配器件都是3个，甚至更多。因此我觉得不存在很多教科书上所说的问题。

zhukh · 发表于 2010-10-7 17:06:04

回复 18# 48713214

做FIB与MPW无关，你只要选一颗芯片，然后decap，就可以做FIB了。但是估计FIB后拿回来芯片就不能焊接到板子上了，必须用socket来测试。

[原创] 请教下LNA中的ESD的问题！！！！

站长推荐 /1