在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: oscillator_cn1

[求助] 菜鸟来问:做ATPG时需要读入的library文件是什么文件

[复制链接]
发表于 2021-9-8 11:50:44 | 显示全部楼层
std库目录下,会有个verilog文件夹,读里面的.v文件即可
mem文件夹下会有.tv文件,读入即可,也可以设置black box
发表于 2023-2-8 14:16:30 | 显示全部楼层


gxlong 发表于 2014-11-20 18:36
mentor的应该是先用libcomp命令将工艺库仿真的*.v转换后的atpg模型


大神,用mentor有.v转换为atpg model的脚本可以分享下吗?tessent atpg_model 的后缀是什么?
发表于 2023-11-23 10:19:03 | 显示全部楼层
我这边前辈给出的方案是mem设置黑盒,虽然report_modules -undefine还是会报出,但是不影响build,不过是以降低覆盖率为代价;lib是网表使用的工艺库有对应的Verilog文件,就是综合的时候xxx.db对应的Verilog文件,里面用verilog描述了器件的真值表或者逻辑功能,要是想读入模拟模型注意不要用-lib读入
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-14 07:22 , Processed in 0.013368 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表