设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Writing Testbenches using System Verilog（呵呵，你懂 ...

发新帖

查看: 1897|回复: 8

[资料] Writing Testbenches using System Verilog（呵呵，你懂的）

发表于 2010-9-22 23:52:07 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

Writing Testbenches using System Verilog

Writing Testbenches using System Verilog.pdf (2.9 MB, 下载次数: 74 )

相关帖子

• 对ic创业的另一条思路
• TMax RM

回复

发表于 2010-9-23 07:49:25 | 显示全部楼层

thanks!

回复支持反对

发表于 2010-9-23 08:19:36 | 显示全部楼层

good reference for test bench built-up

回复支持反对

发表于 2010-9-23 09:54:56 | 显示全部楼层

thanks very muych

回复支持反对

发表于 2010-9-23 11:26:18 | 显示全部楼层

铁杵磨成针，你懂的

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-9-28 23:31:26 | 显示全部楼层

good reference for test bench built-up

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-9-29 09:03:22 | 显示全部楼层

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-9-29 12:49:51 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2012-3-13 23:15:29 | 显示全部楼层

多谢分享!

EETOP创芯人才网简历投递入口

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-23 05:23 , Processed in 0.025579 second(s), 10 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表