[ebook]Time-interleaved Analog-to-Digital Converters

ducknie

Good one

joe_chen

好论文

mscyc0909

1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
1.1 Analog-to-DigitalConversion . . . . . . . . . . . . . . . . . . . . 1
1.2 Architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
1.3 Outline . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
2 Time-interleaved Track and Holds . . . . . . . . . . . . . . . . . . . 5
2.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
2.2 Mismatch Between Channels . . . . . . . . . . . . . . . . . . . . 6
2.2.1 Origin of Spurious Tones . . . . . . . . . . . . . . . . . . 6
2.2.2 Bandwidth Mismatch . . . . . . . . . . . . . . . . . . . . 9
2.3 Time-interleavedTrackandHoldArchitectures . . . . . . . . . . . 12
2.3.1 Architecture Without a Frontend Sampler . . . . . . . . . . 13
2.3.2 ArchitecturewithaFrontendSampler . . . . . . . . . . . . 17
2.3.3 Conclusions on Architectures . . . . . . . . . . . . . . . . 22
2.4 TrackandHoldBuffers . . . . . . . . . . . . . . . . . . . . . . . 22
2.4.1 Even-orderDistortion . . . . . . . . . . . . . . . . . . . . 23
2.4.2 BufferDistortion . . . . . . . . . . . . . . . . . . . . . . . 23
2.4.3 Distortion at High Frequencies with a Capacitive Load . . . 26
2.5 Bottom-plateSamplinginaTime-interleavedADC . . . . . . . . 28
2.6 Number of Channels . . . . . . . . . . . . . . . . . . . . . . . . . 29
2.6.1 Sub-ADCs . . . . . . . . . . . . . . . . . . . . . . . . . . 30
2.6.2 Guidelines . . . . . . . . . . . . . . . . . . . . . . . . . . 32
2.7 Calibration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
2.7.1 OffsetCalibration . . . . . . . . . . . . . . . . . . . . . . 34
2.7.2 GainCalibration . . . . . . . . . . . . . . . . . . . . . . . 34
2.7.3 TimingCalibration . . . . . . . . . . . . . . . . . . . . . . 34
2.7.4 Bandwidth Calibration . . . . . . . . . . . . . . . . . . . . 35
2.8 Jitter Requirement on the Sample-clock . . . . . . . . . . . . . . . 35
2.9 Summary and Conclusions . . . . . . . . . . . . . . . . . . . . . 37
3 Sub-ADC Architectures for Time-interleaved ADCs . . . . . . . . . 39
3.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
3.2 The Successive Approximation ADC . . . . . . . . . . . . . . . . 40
3.2.1 Standard SA-ADC . . . . . . . . . . . . . . . . . . . . . . 40
3.2.2 Architectures to Reduce the DAC Settling Time . . . . . . 41
3.2.3 OptimumNumberofConversionSteps . . . . . . . . . . . 49
3.2.4 Look-ahead Logic . . . . . . . . . . . . . . . . . . . . . . 53
3.2.5 Comparator . . . . . . . . . . . . . . . . . . . . . . . . . 54
3.3 EfficiencyofSA-ADCVersusPipelineADC . . . . . . . . . . . . 57
3.3.1 SA-ADC . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
3.3.2 PipelineConverter . . . . . . . . . . . . . . . . . . . . . . 63
3.3.3 Comparison and Conclusions on Power Efficiency . . . . . 67
3.4 Summary and Conclusions . . . . . . . . . . . . . . . . . . . . . 68
4 Implementation of a High-speed Time-interleaved ADC . . . . . . . 71
4.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
4.2 Clock Generation . . . . . . . . . . . . . . . . . . . . . . . . . . 72
4.2.1 ClockBuffer . . . . . . . . . . . . . . . . . . . . . . . . . 73
4.2.2 CML Clock-phase Generator . . . . . . . . . . . . . . . . 75
4.2.3 CMLtoCMOSConversionCircuit . . . . . . . . . . . . . 77
4.3 TrackandHold . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78
4.3.1 Bootstrapping of the Sample-switch . . . . . . . . . . . . . 78
4.3.2 Implementation . . . . . . . . . . . . . . . . . . . . . . . 84
4.3.3 Low-skewSwitch-driver . . . . . . . . . . . . . . . . . . . 85
4.3.4 Clock Generation for the T&H . . . . . . . . . . . . . . . 88
4.3.5 Buffer . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90
4.4 Sub-ADC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91
4.4.1 Channel Timing . . . . . . . . . . . . . . . . . . . . . . . 93
4.4.2 SA-ADC . . . . . . . . . . . . . . . . . . . . . . . . . . . 94
4.4.3 DAC of the Sub-ADC . . . . . . . . . . . . . . . . . . . . 105
4.4.4 InterstageAmplifier . . . . . . . . . . . . . . . . . . . . . 108
4.4.5 Re-sampler . . . . . . . . . . . . . . . . . . . . . . . . . . 111
4.5 Calibration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113
4.5.1 OffsetCalibration . . . . . . . . . . . . . . . . . . . . . . 114
4.5.2 GainCalibration . . . . . . . . . . . . . . . . . . . . . . . 114
4.6 Layout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116
4.7 Measurements . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117
4.7.1 MeasurementSetup . . . . . . . . . . . . . . . . . . . . . 117
4.7.2 MeasurementResults . . . . . . . . . . . . . . . . . . . . 119
4.8 ImprovedDesign . . . . . . . . . . . . . . . . . . . . . . . . . . . 122
4.8.1 MeasurementResultsof the ImprovedDesign . . . . . . . 122
4.9 Conclusions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124
5 Summary and Conclusions . . . . . . . . . . . . . . . . . . . . . . . 125
5.1 Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125
5.2 Conclusions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127
5.3 OriginalContributions . . . . . . . . . . . . . . . . . . . . . . . . 128
5.4 Recommendations for Future Research . . . . . . . . . . . . . . . 129
Bibliography . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131
Index . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135

liuzhieetop

好资料呀~

ana192712

回复 1# pipiw

ana192712

回复 25# ana192712

ana192712

回复 26# ana192712

ana192712

回复 27# ana192712

iyahsue

goooooooooooooooood

dufengxunzhen

好文啊，谢楼主