在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6049|回复: 9

[求助] usb2.0 phy 中1.5K上拉电阻的实现

[复制链接]
发表于 2010-9-16 11:19:17 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本人正在做usb2.0 phy的AFE,usb2.0 spec 上要求上拉电阻的阻值为1.5K上下5%以内(1.425k-1.575k),一般工艺中的电阻偏差都在15%以上,那位高手知道的话帮帮忙,谢谢!
发表于 2010-12-15 11:35:08 | 显示全部楼层
fdsafdasfdsa
发表于 2010-12-15 12:08:13 | 显示全部楼层
可调整的poly Res
发表于 2012-2-29 16:48:38 | 显示全部楼层
也要做,看看先
发表于 2012-2-29 17:19:56 | 显示全部楼层
use calibration?
发表于 2012-2-29 17:21:27 | 显示全部楼层
其实实际应用中要求没有这么严格,只要能把15K的下拉电阻拉到高电平就足够了,你可以采用偏差最小的电阻(如Pploy)适当调整宽一些,并联就可以了吧
发表于 2012-2-29 19:09:26 | 显示全部楼层
high poly或者用数字调整
发表于 2012-2-29 19:23:02 | 显示全部楼层
要做精准就只能 Trimming了
发表于 2012-4-11 10:27:49 | 显示全部楼层
回复 7# semico_ljj


    high poly 怎么做?现在正在设计一个数字调整的,但是面积有点大。
发表于 2022-9-10 11:33:03 | 显示全部楼层
关注
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 15:08 , Processed in 0.022109 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表