设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 资源共享 › EDA资源使用讨论 › FPGA跨时钟域信号设计
返回列表 发新帖
查看: 2084|回复: 5

FPGA跨时钟域信号设计

[复制链接]
glena
发表于 2010-9-15 12:16:17 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
FPGA跨时钟域信号设计.pdf (162.83 KB, 下载次数: 80 )
设计

相关帖子
回复

举报

czqczqczq28
发表于 2012-11-22 11:11:19 | 显示全部楼层
学习下，谢谢！
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

fwyyafc_1984
发表于 2012-12-10 14:27:24 | 显示全部楼层
LANSHISHAOBIGN
回复 支持 反对

举报

myskymyfly
发表于 2014-9-17 16:35:43 | 显示全部楼层
学习学习，谢谢
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

BITREN
发表于 2015-7-9 22:27:32 | 显示全部楼层
不错不错
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

tkyao
发表于 2015-7-11 16:23:49 | 显示全部楼层
不错不错
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-14 22:12 , Processed in 0.023002 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表