设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 求助DC-DC的时域建模问题
返回列表 发新帖
查看: 1806|回复: 1

[求助] 求助DC-DC的时域建模问题

[复制链接]
yeyuren
发表于 2010-9-14 10:21:15 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
请问各位牛人，DC-DC的小信号稳定性可以推导传输函数，但是时域怎么建模？是用matlab或者verilogA这样的语言吗。
同样，模拟电路的高层建模一般常用到verilogA啊？VerilogA的仿真器怎么用。
谢谢了。
Matlab, 仿真器, 稳定性

相关帖子
回复

举报

lylnk
发表于 2010-9-14 10:28:58 | 显示全部楼层
输出开关级建模？

我见过电流模式DCDC的，直接把“电流传感比较电路和输出级”一块等效成一个压控电流源了。
都没用veriloga，analogLib里面就有VCCS。
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-14 12:26 , Processed in 0.027784 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表