请问宏定义文件怎么读入DC

lixunwangsan · 发表于 2010-9-10 15:10:37

您需要登录才可以下载或查看，没有账号？注册

x

RT
我试过read_file analyze read_verilog，都只是能读，但是还是提示macro值未定义。

destiny21 · 发表于 2010-9-12 01:31:04

是不是rtl里没有写调用宏定义文件的include的语句？

lixunwangsan · 发表于 2010-9-14 01:58:54

2# destiny21
是的，所以我就是想知道用什么语句可以直接让工具读define.v，而不用每个代码文件去加include。

艾清别诺 · 发表于 2010-9-14 03:24:23

我覺得把define,v文件的路徑加到search path里，這樣它執行到這個文件時就會自動搜尋到這個文件

lixunwangsan · 发表于 2010-9-14 11:41:35

4# 艾清别诺
那就是在代码里加include的做法，但问题是别人给的代码，我们公司不能改。

yongfenr · 发表于 2010-9-17 14:22:28

read file的时候先读define文件

lixunwangsan · 发表于 2010-9-17 17:21:59

6# yongfenr
还是不行

cei527 · 发表于 2013-3-15 17:13:08

兄弟，后来问题解决了吗？我也遇到了同样的问题。

wsunwind · 发表于 2013-11-7 21:03:29

遇到相同的问题了，麻烦啊

my2817 · 发表于 2013-11-8 20:10:16

晕
analyze -format verilog {define.v rtl.v}

[求助] 请问宏定义文件怎么读入DC