在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: kgbs336

[资料] SystemVerilog for Verification 第11章完整测试平台 示例

[复制链接]
发表于 2010-12-23 21:22:10 | 显示全部楼层
正需要实例,谢谢
发表于 2011-7-21 17:58:27 | 显示全部楼层
好像没说明,看起来应该比较费力,不过是好东西
发表于 2011-7-23 19:10:52 | 显示全部楼层
这个代码不错,谢谢了
发表于 2011-8-11 19:36:34 | 显示全部楼层
下来学习一下
发表于 2011-8-12 11:12:50 | 显示全部楼层
呵呵 好东西!!!!
发表于 2011-9-13 23:33:00 | 显示全部楼层
楼主辛苦了 学习一下!
发表于 2011-9-24 21:31:53 | 显示全部楼层
呵呵 好东西!!!!
发表于 2012-5-17 22:07:38 | 显示全部楼层

非常好!
发表于 2012-6-14 00:27:27 | 显示全部楼层
先看看,谢谢。
发表于 2012-6-19 11:24:31 | 显示全部楼层
照着例子做一遍确实提高快
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-27 17:07 , Processed in 0.021192 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表