关于POR（power-on reset）电路的问题

flag123 · 发表于 2011-6-5 00:02:25

上电复位可以换另外的结构，这种结构好像比较合适于下电复位

darkduck · 发表于 2011-7-7 13:56:38

要看应用了，有些方案中电源上点之前是没有vbg的。

一般来讲，POR只要求电源上点之后能有us级别的reset信号，这个信号主要是给内部触发器复位用的，因此对于reset时间的精度没太严格的要求，比如你的reset是10us没问题，其实5us或者20us也不会有问题的。
所以一般的SOC只需要一个简单的POR电路就可以，就比如楼主的结构，不过需要在inv输入端加一个电容，

kang214 · 发表于 2011-7-16 12:06:23

可以考虑改进pmos的结构

iclover654321 · 发表于 2011-11-20 11:01:40

康希小子，让我逮着你了，哈哈

AcoAco · 发表于 2012-1-28 11:48:14

either regulate the inverter power supply or better use BandGap and a comparator.

amodaman · 发表于 2012-1-28 23:58:52

这个结构的潜在问题在于，在带隙基准电压建立起来之前，POR就有可能产生动作了。而带隙基准大多用来做稳压电源模块的输入端，稳压之后的输出电压才是数字逻辑模块的电源。那么在电源准备好之前如果POR动作的话就起不到清零复位的作用了。系统设计上要确保这种情况不会发生。﹣个人见解如有偏颇，请见谅。

lvyalan135246 · 发表于 2012-2-14 10:27:36

学习了

thewolftotem · 发表于 2013-4-15 14:41:23

xue xi le .

christfer · 发表于 2013-4-26 23:26:02

16楼的兄弟分析的非常正确，POR释放前BGR或VR应该已经建立好了，这样可以保证digital logic reset正确，POR的偏差一般受器件阈值影响较大，楼主的POR结构式最简单，其POR阈值同时受PMOS和NMOS阈值偏差的影响，为了减小阈值偏差，可将NMOS器件采用电阻比例实现，如此得到的阈值偏差在+/-150mV以内。

mosp · 发表于 2013-6-14 20:39:41

学习中

[求助] 关于POR（power-on reset）电路的问题

站长推荐 /2