在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7981|回复: 26

[求助] sigma delta 二阶调制器设计求助

[复制链接]
发表于 2010-8-25 09:17:56 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
希望做一个16位的sigma delta ADC,输入范围1.6V~4.4V,供电电压为5V,需要转差分信号,经过分析决定采用二阶全差分开关电容调制器实现,二阶调制器的系数我想取为C1/Cf=0.5,一位比较器,过采样率256,信号带宽51.2KHz,时钟信号26.2144MHz。

请教各位大虾,我怎样将1.6V~4.4V输入转换为差分输入?转换后的差分输出范围是多少合适?调制器中两个积分器的运放输出摆幅各应该设计为多少?一位量化的比较器的输入范围等参数如何确定?请各位大虾多多指点!!!!
 楼主| 发表于 2010-8-25 09:49:12 | 显示全部楼层
等高人现身啊
 楼主| 发表于 2010-8-25 10:21:48 | 显示全部楼层
继续等
 楼主| 发表于 2010-8-25 10:47:34 | 显示全部楼层
/////////////
 楼主| 发表于 2010-8-26 08:30:00 | 显示全部楼层
高手们,盼望啊!!!!!!!!
 楼主| 发表于 2010-8-26 15:08:03 | 显示全部楼层
?????????
 楼主| 发表于 2010-8-27 09:10:45 | 显示全部楼层
发表于 2010-8-27 09:55:46 | 显示全部楼层
哥们,在这儿留个paper给你。里面有double sampling。
基本上double sampling 是指在一个时钟周期两个phase都采样。
有时候会被用来产生两倍的增益,
在你这里因为OSR很高,可以很方便的把single ended转成近似的FD。
abbr_79ac216f4e779cc9657e552cf8c8ae4f.pdf (1.1 MB, 下载次数: 61 )
发表于 2010-8-27 09:57:57 | 显示全部楼层
paper name
A CMOS 110-dB@40-kSs programmable-gain chopper-stabilized third-order 2-1 cascade sigma-delta Modulator for low-power high-linearity automotive sensor ASICs
发表于 2010-8-27 22:25:39 | 显示全部楼层
2阶基本没戏
2+1 mash或者3阶吧
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-2 06:55 , Processed in 0.044293 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表