一个关于sdc的简单问题

cnzhang · 发表于 2010-8-22 16:48:20

您需要登录才可以下载或查看，没有账号？注册

x

我现在使用altera的FPGA，现在是内部产生了一个时钟，想在sdc里面做约束，问题是我怎么知道这个时钟对应的时钟名字是什么？在哪里找呢？知道的麻烦说一下，thx

zh123456789 · 发表于 2010-8-22 20:05:07

名字自己定义， root 点你要问设计者了

cnzhang · 发表于 2010-8-23 10:41:40

我自己设计的，我尝试用rtl的点来设置clock，没有成功，貌似应该用综合后的点来设，不过不知道去找哪里？asic的dc用的rtl的点，pt用的是PR后的点，FPGA的SDC是对应的是哪里呢？
2# zh123456789

[求助] 一个关于sdc的简单问题