在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5037|回复: 3

[求助] FPGA中如何调用嵌入式乘法器硬核?

[复制链接]
发表于 2010-8-19 23:38:12 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我们知道不同的FPGA内部都嵌入了一定数量的乘法器,我们程序中直接用*号好像不能调用这些乘法器?
如何设置可以直接*,就可以调用这些乘法器,一定要调用IP吗?
发表于 2010-8-20 17:13:11 | 显示全部楼层
一定要。没记错的话,这个需要几个时钟周期才能出结果。
发表于 2010-8-20 21:54:36 | 显示全部楼层
一般用IP调。
发表于 2010-9-20 15:17:40 | 显示全部楼层
可以直接用代码调用FPGA内嵌乘法器:将std_logic_vector类型信号转换为有符号信号,然后直接使用如下VHDL代码得到两个数的乘积(记住,a和b是两个输入,其类型都是std_logic_vector,乘积是输出,类型也是std_logic_vector)。
product<=std_logic_vector(signed(a)*signed(b));
不过要记得声明IEEE数字标准类型库(numeric standard library):
use ieee.numeric_std.all;
这种方法可以使FPGA内部资源使用率显著减少。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-14 10:53 , Processed in 0.032671 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表