在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 16472|回复: 16

[求助] DAC仿真的问题

[复制链接]
发表于 2010-8-19 19:58:47 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
我在仿真DAC的特性时,电路中包括verilogA编写的理想DAC和激励,在仿真时总是出现
Zero diagonal found in Jacobian at xx,并且没有结果,见图所示,到底怎么解决呢?望指点啊,谢谢
2.jpg
3.jpg
发表于 2010-10-29 16:15:37 | 显示全部楼层
环境的问题
回复 支持 反对

使用道具 举报

发表于 2010-10-29 16:30:55 | 显示全部楼层
经常出现,忘了怎么解决
回复 支持 反对

使用道具 举报

发表于 2011-3-2 10:26:28 | 显示全部楼层
我也遇到了,同求
回复 支持 反对

使用道具 举报

发表于 2012-4-11 19:49:32 | 显示全部楼层
同问。。pss仿真vco时出现的。。
回复 支持 反对

使用道具 举报

发表于 2012-4-11 21:19:51 | 显示全部楼层
仔细看看I5应该是个电压源,看看是否有两个电压源接在一起?
如果不是,让I5从0开始爬升试试看
回复 支持 反对

使用道具 举报

发表于 2012-4-14 14:26:29 | 显示全部楼层
pss仿真1DB压缩点时也遇到。
回复 支持 反对

使用道具 举报

发表于 2013-2-24 10:19:31 | 显示全部楼层
同问同问
回复 支持 反对

使用道具 举报

发表于 2013-2-24 15:20:10 | 显示全部楼层
也遇到过!
回复 支持 反对

使用道具 举报

发表于 2013-11-26 09:07:19 | 显示全部楼层
同问~~~
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 用户协议&隐私声明| 版权投诉通道| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-12-27 20:19 , Processed in 0.066822 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表