设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › verilog赋值疑问
返回列表 发新帖
查看: 1991|回复: 4

[求助] verilog赋值疑问

[复制链接]
zh123456789
发表于 2010-8-9 14:21:39 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
定义：

input [8:0] ai, bi;
output [8:0] ao, bo;

请问：
    {ao,bo}<={ar,br}；
     和
     fork
         ao<=ai；
         bo<=bi;
    join
  有什么区别？？
回复

举报

golaycell
发表于 2010-8-9 16:32:46 | 显示全部楼层
写错了，不过没有什么区别
回复 支持 反对

举报

wag
发表于 2010-8-16 21:05:47 | 显示全部楼层
忽悠！！
回复 支持 反对

举报

chlor
发表于 2010-8-17 11:09:02 | 显示全部楼层
你这是task里的么？
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

amormio124
发表于 2010-8-17 22:47:21 | 显示全部楼层
sim是没有区别的，但是fork那个不能合成
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-28 02:07 , Processed in 0.015962 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表