在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4196|回复: 14

[资料] 复杂数字电路与系统的verilog HDL 设计技术

[复制链接]
发表于 2010-8-3 21:59:58 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
verilog HDL 入门级资料

第一章verilog HDL设计方法概述

第二章基本语法

第三章不同抽象级别的veri;pg HDL 模型

第四章有限状态机和可综合风格的verilog HDL

第五章可综合的verilog HDL设计实例

第六章虚拟期间和虚拟接口模型

复杂数字电路与系统的Verilog HDL设计技术.pdf

3.29 MB, 下载次数: 127 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2010-8-3 22:52:50 | 显示全部楼层
谢谢啊 楼主
发表于 2010-8-13 13:13:51 | 显示全部楼层
谢谢啊,介绍的详细,好
发表于 2010-8-13 17:46:56 | 显示全部楼层
谢谢楼主的分享!!!!!!
发表于 2010-8-13 18:13:46 | 显示全部楼层
谢谢你的分享
发表于 2010-8-17 19:32:27 | 显示全部楼层
Thanks!
发表于 2010-9-14 16:30:34 | 显示全部楼层
入盟资料吧
发表于 2010-9-28 01:39:28 | 显示全部楼层
谢谢分享
发表于 2010-9-30 10:20:23 | 显示全部楼层
谢谢……
发表于 2010-10-5 20:11:03 | 显示全部楼层
回复 1# gordonyjh
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-27 19:41 , Processed in 0.043253 second(s), 12 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表