在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: bsnecro

[求助] 关于bandgap电路中opamp的设计

[复制链接]
发表于 2010-8-23 19:42:51 | 显示全部楼层
Bandgap是整个模拟电路的心脏
发表于 2010-8-23 19:53:06 | 显示全部楼层
据说除了offset,其他的就随便做下就好了
发表于 2010-8-24 11:08:10 | 显示全部楼层
不知道你的bandgap op负载
发表于 2010-8-24 13:10:34 | 显示全部楼层
本帖最后由 confiope 于 2010-8-24 13:15 编辑

打算trim吗?
探针可是有等效负载电容的,
如果打算trim
可以额外的在负载加个20p电容,看是否环路有相位裕量,
另外不加探针的等效负载电容,也要能稳定




你的功耗也太大了,只要设计合理,
10~20uA的静态电流,保证你肯定能量产。
发表于 2014-12-5 11:06:01 | 显示全部楼层
我主要针对的是工艺偏差,而失调是芯片内部不对称不匹配引起
我指的工艺偏差是指大批量产时,芯片于芯片间的离散程度
主要是因为
(1)同一个wafer上不同位置的die
(2)同一批次中不同wafer上die
(3)不同批次中的die
工艺稳定会影响bandgap的初始精度
这方面主要关系到器件参数
(1)电阻绝对值的精度 约+/- 20%
(2)pn结电压等
这些其实受工艺决定,比如doping density ,the depth of difussion,
doping profile 等
发表于 2014-12-5 13:45:33 | 显示全部楼层
看看如何设计了,小电流的Iq的Bg完全可以,量产也没问题。
我曾经做的Bg, Iq只有2uA,trim前精度达到+-3%, PSRR高达100dB@1kHZ
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 21:29 , Processed in 0.016017 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表