在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7304|回复: 15

[求助] 关于bandgap电路中opamp的设计

[复制链接]
发表于 2010-8-2 09:29:46 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请问在一般bandgap电路中设计opamp时负载要预估多少呢?

我现在有设计一个p-type输入的two-stage opamp,是准备当作buck中的Error Amplifier来使用的,设计的时候是预估了5pF的负载,功耗约650uW(未包含偏置电路),不知道是不是太大?

关于op设计上负载的预估各位有什么建议?
发表于 2010-8-2 10:27:53 | 显示全部楼层
用EA当bandgap的op挺好
 楼主| 发表于 2010-8-2 10:43:57 | 显示全部楼层
2# wind2000sp3

仿真结果是挺好,但是光是里面的OP的功耗就很大,我看了许多篇bandgap论文中功耗都很小。

主要是第一次接触DC-DC的东西,虽然看了很多资料,很多区块在设计的时候不知道该怎么拿捏功耗跟实际需求。

另外,我是使用0.35um的工艺
发表于 2010-8-2 14:57:51 | 显示全部楼层
你要做产品还是科研?
要是科研,就尽量压低电流好了
要是产品,还是保守些吧
那些所谓的亚uA的东西大多不可量产
 楼主| 发表于 2010-8-2 15:37:22 | 显示全部楼层
4# castrader

是作科研的,所以我就是把所有东西都压低就好?只要能照理论上去运作就行了?
发表于 2010-8-3 11:27:16 | 显示全部楼层
In general, bandgap circuit doesn't need high speed response time.
Therefore, you can use small bias current in your error amp for saving power & high gain (high accurancy).
发表于 2010-8-3 11:31:28 | 显示全部楼层
做科研也分是否要流片测试
你要测试结果的话,还得注意一些
比如bg的offset就是一个非常麻烦的东西
发表于 2010-8-5 22:00:08 | 显示全部楼层
比较赞同7楼的说法
发表于 2010-8-7 00:50:51 | 显示全部楼层
你自己不知道你的bandgap op负载时多少吗?那还怎么设计。
发表于 2010-8-7 01:35:13 | 显示全部楼层
看你的重点在哪里了:
如果你要求效率,那么bandgap的这点功耗怎么招也影响不到效率,现在的DC-DC的静态电流都在400~600uA左右;
如果你要求待机时间,那么你应该引入Burst Mode,可以切掉多余的静态电流,切到标准静态电流的1/10应该比较容易,这方面的Paper论坛上也不少。
Bandgap是整个模拟电路的心脏,在这个模块上冒险实在是得不偿失,如非必要,不要打它的注意。除非你不流片,玩玩模拟,那肯定是怎么说都有道理了。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 19:40 , Processed in 0.026097 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表