EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog_HDL程序设计教程王金明经典

1 2 34 / 4 页

楼主: xxhhnn

[资料] Verilog_HDL程序设计教程王金明经典

[复制链接]

青云路

发表于 2016-9-1 14:36:47 | 显示全部楼层

好好看看
谢谢

回复支持反对

zhaoshiyu

发表于 2017-3-24 18:48:57 | 显示全部楼层

lerning

EETOP创芯人才网简历投递入口

回复支持反对

zhaoshiyu

发表于 2017-8-26 13:34:19 | 显示全部楼层

thanks

回复支持反对

zhaoshiyu

发表于 2017-8-26 13:34:55 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

QQben

发表于 2017-8-27 13:29:18 | 显示全部楼层

xxfxfxx

EETOP创芯人才网简历投递入口

回复支持反对

jl1374141105

发表于 2019-7-22 19:08:25 | 显示全部楼层

感谢分享~

EETOP创芯人才网职位发布入口

回复支持反对

byhejun

发表于 2019-7-31 14:02:23 | 显示全部楼层

太好了！谢谢王金明老师！！！

EETOP创芯人才网简历投递入口

回复支持反对

BrotherWan

发表于 2020-12-27 00:40:10 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

1 2 34 / 4 页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-11-14 23:59 , Processed in 0.024388 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[资料] Verilog_HDL程序设计教程 王金明 经典

站长推荐 /1

[资料] Verilog_HDL程序设计教程王金明经典