在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: hipie

[求助] process内语句的执行顺序问题

[复制链接]
发表于 2010-7-8 17:13:32 | 显示全部楼层
发离开的就是啦发觉来的就是
回复 支持 反对

使用道具 举报

发表于 2010-7-9 17:23:35 | 显示全部楼层
FPGA设计中,不能用C语言的眼光去看VHDL代码,PROCESS中的代码经过ISE综合后实际上就是一组数字电路,然后在激励的条件下实现各种数字信号输出,各个PROCESS之间是并行的关系,每个PROCESS内部的代码是在同一时刻执行的
回复 支持 反对

使用道具 举报

发表于 2010-7-9 17:28:21 | 显示全部楼层
和Verilog里的阻塞\非阻塞一样
回复 支持 反对

使用道具 举报

发表于 2010-7-11 23:39:26 | 显示全部楼层
学的是Verilog,VHDL不通
回复 支持 反对

使用道具 举报

 楼主| 发表于 2010-7-14 22:38:46 | 显示全部楼层
很奇怪,教材上明确的说是process中的语句按顺序执行,岂不是更让人产生误解了
回复 支持 反对

使用道具 举报

发表于 2010-7-15 14:37:25 | 显示全部楼层
基本的语句执行确实是顺序,但如果在时序逻辑中还是要先考虑赋值方式对实现电路的影响。
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-9 06:23 , Processed in 0.015009 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表