设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › 关于Verilog-A

1 234 5 6 7 8 9 10 ... 12 / 12 页下一页

发新帖

楼主: xu_qicheng

[求助] 关于Verilog-A

发表于 2011-12-18 12:54:10 | 显示全部楼层

Verilog-A在Cadence Spectre里面是直接支持的，不需要特别的编译步骤，直接当作模型调用就可以了。

回复支持反对

发表于 2011-12-28 19:05:40 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2012-1-4 18:04:36 | 显示全部楼层

我也在找这方面的资料··求分享

回复支持反对

发表于 2012-4-12 11:26:04 | 显示全部楼层

谢谢，需要这样的资料。

回复支持反对

发表于 2012-4-12 21:46:37 | 显示全部楼层

好东西呀，谢谢。

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2012-9-21 10:23:24 | 显示全部楼层

支持一下

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2012-9-29 00:00:46 | 显示全部楼层

看看一下

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2012-9-29 13:31:09 | 显示全部楼层

verilog还没学好啊，我先看看

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2012-11-5 14:53:09 | 显示全部楼层

多谢多谢

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2012-11-13 22:32:42 | 显示全部楼层

thank you!!!!!!

回复支持反对

1 234 5 6 7 8 9 10 ... 12 / 12 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-17 07:50 , Processed in 0.021150 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表