在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2472|回复: 2

[求助] FPGA连接DDR SDRAM的问题

[复制链接]
发表于 2010-6-22 10:18:38 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
1、我的DDR SDRAM管脚必须连接到FPGA的DQS脚吗,连接到普通的IO脚又有什么影响呢
2、FPGA是484脚的,一个bank的脚有些少,所以一个bank内很难分得下全部的DDR SDRAM的引脚,分两个bank的话有什么要注意的?是不是数据线分到一个bank里,地址线分到一个bank里就可以了
请有经验的工程师给说说啊
发表于 2010-6-22 12:53:32 | 显示全部楼层
不懂的来顶下
发表于 2010-6-22 22:38:40 | 显示全部楼层
要按照Pin-Out文件中规定的Pin连接。在布板前要将Pin规划好,通过编译综合布线都正确之后再设计PCB。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 09:49 , Processed in 0.021458 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表