|
|
发表于 2025-9-28 13:00:42
|
显示全部楼层
可以用两级运放做 CM 检测放大器,但不推荐。原因与做法如下,给你一版可直接复制的详细说明。
一、为什么“不好用”
1. 多高阻节点导致多极点
两级运放内部有 Miller 节点和输出节点,都是高阻点,会在 CMFB 环路里引入至少两个以上的极点。极点靠得近时很难把相位裕度做足,稳定性差。
2. 环路单位增益频宽被动拉高
CM 环路增益 Lcm(s) ≈ Asense(s)·Apath(s)·βcm。两级运放的直流增益 Asense,0 很大,会把环路单位增益频宽 UGB 推高,导致更多非主极点落入带宽范围,额外相位损失增大,容易振荡。
3. 输出共模节点不再像“AC 地”
差模路径希望看到输出共模 Voc 是一个缓慢变化的点(近似 AC 接地)。若 CMFB 的主极点不在 Voc,而是在 CM-sense 内部,Voc 在动态下就会摇晃,差模大信号过渡时更难收敛。
4. 对负载、电源、工艺温度的容差更差
因为环路里有多个内部极点,负载电容、版图寄生、电源摆动都会把极点位置拖动,PVT 扫描下更容易失稳。
二、如果“必须”用两级运放,如何把风险降到最低
1. 把主极点放在 Voc
目的:让 Voc 成为最慢的点,对差模像 AC 地。
做法:在 Voc 上并联补偿电容 CD,或把 Miller 补偿的一端直接挂到 Voc,使环路的主极点视在输出共模节点。
2. 降低 CM-sense 的直流增益并做成单极点
建议把 CM-sense 的 DC 增益做小(典型 10–30 dB),内部拓扑尽量简单,优选单极点滚降。可用源退化、二极体负载、适度小 Miller 等方式把非主极点推高。
3. 频宽配比
CMFB 的单位增益频宽建议是差模单位增益频宽的 10%~30%。这样既能把 Voc 拉稳,又不至于让 CM 环路“跑太快”抢戏。目标相位裕度不低于 60°,更稳妥可做 70°~80°。
4. 回授施加点选择
常见做法是把 CMFB 的控制电压施加在尾电流源栅极或有源负载栅极,避免把更多高阻节点并入环路。要确保这个施加点不会再引入低频额外极点。
5. 完整仿真流程
a. 断环稳定性:在 Voc 处断环做 STB/loop-gain,拿到增益裕度与相位裕度,分别在最小、典型、最大负载电容和全 PVT 角落下检查。
b. 瞬态大信号:对差模输入施加大步阶或满摆幅正弦,观察 Voc 是否缓慢回到 VCM,ref 而不过冲振铃。
c. CM→DM 解耦:对共模注入小信号,确认差模输出受影响极小。
d. 版图寄生与封装:把估计的寄生并进网表,重复 a~c。
三、与差模主放大器的协同
1. 主放大器一般把主极点也放在输出节点,用外接负载电容或补偿电容形成 dominant pole。
2. 当 CMFB 的主极点也放在 Voc 时,相当于对差模和共模都把“最慢的点”统一到输出,大信号收敛最直观、对负载变化的稳定性也最稳健。
3. 如果把 CM 主极点放在 CM-sense 内部,差模的主极点在输出,两套环路的时间常数拉开但互相牵扯,调参窗口更窄,容易出现某些角落稳定某些角落不稳的现象。
四、实务更推荐的方案
1. 选用单级低增益 CM-sense
例如差分对加二极体负载,天然单极点、结构简单、收敛快,常常几乎“搭上就稳”,只需把 CD 放在 Voc 保证它是最慢的点。
2. 切换电容 CMFB(若为采样保持/SC 架构)
在采样时刻设定输出共模,等效单极点,跨工艺温度漂移小,易控易验。
五、可参考的设计指标
1. CM-sense 直流增益:10~30 dB 足够实现精确的共模定位,没必要追求 60 dB 以上。
2. CMFB UGB:约为差模 UGB 的 0.1~0.3。
3. 非主极点频率:至少高于 CMFB UGB 的 3~5 倍。
4. 相位裕度:量产目标不低于 60°,若负载、电源、寄生不易控,建议 70°~80°。
六、结论
两级运放拿来做 CM 检测放大器并非不行,但其高增益和多极点会让 CMFB 环路更难稳定。若一定要用,需要把主极点牢牢放在输出共模节点 Voc,降低 CM-sense 增益并做成单极点,同时把 CMFB 的带宽做成差模带宽的一小部分,并经过严谨的断环与瞬态验证。更实用的工程方案是使用单级、低增益、天然单极点的 CM-sense,或使用开关电容 CMFB,以获得更好的稳定性、容差和可量产性。
|
|