设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog+HDL+综合实用教程

发新帖

查看: 2200|回复: 3

[资料] Verilog+HDL+综合实用教程

发表于 2010-6-15 16:24:08 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

传一本书《Verilog+HDL+综合实用教程》

Verilog+HDL+综合实用教程.pdf

2.73 MB, 下载次数: 26, 下载积分: 资产 -1 信元, 下载支出 1 信元

回复

发表于 2010-6-15 22:39:46 | 显示全部楼层

下来了，看看内容

回复支持反对

发表于 2010-6-16 01:10:06 | 显示全部楼层

下来看看
！！！

回复支持反对

发表于 2010-6-16 03:17:47 | 显示全部楼层

1# dizhixiong

感谢分享啦。。。。。。。。。。。。。。。。。。。。。。。。

EETOP创芯人才网职位发布入口

回复支持反对

发新帖

站长推荐 /1

|小黑屋|手机版|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-2 17:50 , Processed in 0.019454 second(s), 9 queries , Gzip On, Redis On.

Powered by Discuz! X3.4

Copyright © 2001-2021, Tencent Cloud.

快速回复 返回顶部 返回列表