新手求助NC_verilog的仿真问题

jiang330226 · 发表于 2010-6-12 16:50:13

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

用NC_Verilog仿真时，用define定义delay，然后使用时，就出现这种情况
`DELAY: not a recognized directive or macro [2.7.3][16.3.1][16(IEEE)].

是不是应该添加什么库啊，我现在只添加了一个work库，其他的都没有添加，
新手上路，请大家帮个忙，谢谢！

gongchengshi33 · 发表于 2010-6-13 08:57:06

要在仿真代码中加语句define...

bandit · 发表于 2010-6-13 11:44:13

你前面貌似没有加define啊

star0323 · 发表于 2016-10-11 16:26:39

回复 1# jiang330226

请问楼主，最后这个问题是怎么解决的？

[求助] 新手求助NC_verilog的仿真问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2