在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
查看: 3349|回复: 6

[求助] 做layout是验证出现的问题

[复制链接]
发表于 2010-6-2 11:43:40 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我是大四将要毕业的学生,正在做毕业设计,题目是《1to2解复用电路的版图设计》,电路老师给我了,layout自己也画完了,但是在做初步做DRC的时候遇到了问题。(用的是Diva)问题如下:
      2 NWELL term NWVIA : No Stamped Connections.
      1 PSUB SUBVIA:No Stamped Connections.

      还有两个问题是我只引用一个管子(例如pmos,pmos是直接从PDK中引用的)做了下Diva的DRC,结果还是有这个问题问题如下:
      P+SD to NW tap spacing must be <=10.0um.
      N+SD to Psub tap spacing must be <=10.0um.
      问了指导老师说可能是.rul文件的关联的问题,具体解决方法也没告诉我,因为他最近比较忙。所以不想麻烦他了。
      不知道这两个问题怎么解决,望高人指点。
 楼主| 发表于 2010-6-2 16:13:38 | 显示全部楼层
问题已经解决,原来是没有连接NWELL和GND~~~以及PSUB和VDD的连接,前两个问题解决后,后两个问题随之就没了,不知道是什么原因~~
发表于 2010-6-6 17:40:51 | 显示全部楼层
不是很清楚 期待高手
发表于 2010-6-10 20:55:20 | 显示全部楼层
一般情况下NW不接VDD跑DRC时会报错,都是关于尺寸的,我也遇到过,只是忽略它而已,因为最终所有的NW都是要接VDD的
发表于 2010-6-13 09:25:49 | 显示全部楼层
the top 2 errors are some kind of the bottom 2 errors ~~~
So before LVS check, check the power ( vdd and gnd ) connection!
发表于 2010-6-14 15:40:22 | 显示全部楼层
厉害,毕设可以直接做版图的东西!!!
发表于 2010-6-14 21:44:21 | 显示全部楼层
学习中
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-2 22:56 , Processed in 0.033370 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表