求助！用Verilog语言设计的七段数字钟的程序

braveness · 发表于 2006-9-13 14:12:06

您需要登录才可以下载或查看，没有账号？注册

x

要求在7段数码管上显示时钟的小时和分钟，只要有相近的程序就可以。参考一下，本人新手。

cat-floating · 发表于 2006-9-13 14:17:37

教材上也许有。
我一般会用计数器+状态机，七段译码最好不要作在FPGA上，输出要寄存。
就这些提示了。

yinchyang · 发表于 2006-9-13 14:27:42

One counter to calculate 1s from the clock,
and use the counter to generate another two counter,
one counter is for second, another is for hour.

霡霂 · 发表于 2006-9-14 16:50:45

use case statement, do like look up table

dadaowaiguozhu · 发表于 2006-12-8 10:34:19

提示: 作者被禁止或删除内容自动屏蔽

dadaowaiguozhu dadaowaiguozhu 当前离线积分 27 头像被屏蔽	发表于 2006-12-8 10:34:19 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
dadaowaiguozhu dadaowaiguozhu 当前离线积分 27 头像被屏蔽	EETOP创芯人才网简历投递入口
	回复支持反对举报

站长推荐 /1