[求助] 基准源的psrr主要是受运放psrr的影响吗？

发表于 2024-8-30 10:07:48 | 显示全部楼层

本帖最后由于帆于 2024-8-30 11:05 编辑

小福图发表于 2024-1-5 14:58
想问一下楼主最后怎么解决的？我运放也用的折叠共源共栅，MC仿真带隙的PSR最差只有50dB左右，我已经能排 ...

我发现BG Core中共栅电流镜管的L对低频PSRR也有部分影响，增大了1um本来最差55dB现在60dB

但其实最关键的还是要保证PMOS电流镜的漏端电压都近似相等（一般会在运放输入和电流镜漏端添加电阻），这样PSRR就会很高

回复支持反对

12 / 2 页

GMT+8, 2025-9-16 07:30 , Processed in 0.009458 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

账号		自动登录	找回密码
密码			注册

站长推荐 /1