在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 6112|回复: 10

[求助] 基准源的psrr主要是受运放psrr的影响吗?

[复制链接]
发表于 2010-5-28 14:58:58 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
本帖最后由 fumes 于 2010-5-28 15:39 编辑

仿真发现运放psrr越高,基准的psrr也就越高,说明运放psrr决定了基准的psrr?
用折叠运放,基准的psrr才50db,怎么改进
发表于 2010-5-28 15:40:48 | 显示全部楼层
不完全是,主要由运放决定,主电路也会影响PSRR
回复 支持 反对

使用道具 举报

发表于 2010-5-28 22:41:34 | 显示全部楼层
都有影响
回复 支持 反对

使用道具 举报

发表于 2010-5-29 09:31:35 | 显示全部楼层
正好最近我也在做这个,我仿真的时候,运放的PSRR很好,但是整体基准源的PSRR却在高频时越来越差,我测了一下偏置电路,发现偏置电流(电压)的频谱特性也是在200K-1M处,发生了严重偏移
    然后,我查了一下书,发现增大偏置电路的PMOS管的沟道长度,可以改进其频谱特性,但是管子的尺寸又太大了,没办法,这能取个折中值
   忘多多指教!
回复 支持 反对

使用道具 举报

发表于 2010-5-29 22:00:16 | 显示全部楼层
应该都有影响~~
回复 支持 反对

使用道具 举报

 楼主| 发表于 2010-5-31 11:06:01 | 显示全部楼层
我发现pmos输入基本两级运放的psrr要比pmos折叠的要高很多,这是为什么?有谁仿真过,可
以试试,好像是这样的
回复 支持 反对

使用道具 举报

 楼主| 发表于 2010-5-31 11:08:19 | 显示全部楼层


   
正好最近我也在做这个,我仿真的时候,运放的PSRR很好,但是整体基准源的PSRR却在高频时越来越差,我测了一下偏置电路,发现偏置电流(电压)的频谱特性也是在200K-1M处,发生了严重偏移
    然后,我查了一下书,发 ...
hebut_wolf 发表于 2010-5-29 09:31


你的运放psrr到底有多大啊?用的是什么结构的?我只关心10khz以内的psrr
回复 支持 反对

使用道具 举报

发表于 2010-7-2 21:02:54 | 显示全部楼层
PSR高频变差很正常
回复 支持 反对

使用道具 举报

发表于 2010-7-18 11:05:21 | 显示全部楼层
PSRR就是电源对输出的干扰,因此所有电源到输出的通路都有可能影响
回复 支持 反对

使用道具 举报

发表于 2024-1-5 14:58:35 | 显示全部楼层


   
fumes 发表于 2010-5-31 11:08
你的运放psrr到底有多大啊?用的是什么结构的?我只关心10khz以内的psrr


想问一下楼主最后怎么解决的?我运放也用的折叠共源共栅,MC仿真带隙的PSR最差只有50dB左右,我已经能排除不是带隙核的问题,但又不知道运放哪儿有问题
回复 支持 1 反对 0

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-16 07:30 , Processed in 0.022287 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表