在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2712|回复: 4

[求助] FPGA 约束?

[复制链接]
发表于 2010-5-22 11:36:59 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
现在在使用xlilinx综合,synplify和ISE都可以做约束,有什么区别?
最终以那个为准?
还有综合的约束和布局布线的约束有什么区别?
发表于 2010-5-22 14:30:45 | 显示全部楼层
synplify的約束功能比ISE要來的強大.
而且其結果可以直接傳給ISE做timing-driven Place and Route.
主要都是先用synplify來做電路合成,然後再用ISE做布局布線.
畢竟生產FPGA芯片的是XILINX,不是Synplify.
 楼主| 发表于 2010-6-1 10:24:43 | 显示全部楼层
十分感谢
发表于 2010-6-9 00:04:23 | 显示全部楼层
简单讲synplify提供合成的约束,ISE提供APR的约束,两个是在不同的阶段。
最终是以ISE为准。
发表于 2011-8-14 16:27:18 | 显示全部楼层
看来还是得用synplify,学习了一段时间xinlinx的约束
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-22 19:43 , Processed in 0.019799 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表