11111111111111111111111111111111

vno2010 · 发表于 2010-5-20 10:44:07

谢我干嘛呀，帮我看看是哪里出了问题啊

vno2010 · 发表于 2010-5-20 10:46:11

本帖最后由 vno2010 于 2010-5-20 21:12 编辑

11111111111111111111111111111111111111111111111111111

vno2010 · 发表于 2010-5-20 10:53:27

如果Modelsim前仿真后仿真都正确了能不能排除源代码没有问题

wycawyc · 发表于 2010-5-20 13:36:19

前后仿都通过了应该是内部逻辑没问题了。现在看看你的激励和实际信号是不是有出入。还要把出错当时的相关控制信号分析一下。找到问题的踪迹就好解决了。

zllei · 发表于 2010-5-20 15:16:37

chipscop

vno2010 · 发表于 2010-5-20 15:22:04

本帖最后由 vno2010 于 2010-5-20 15:27 编辑

如果不是源代码的问题，那我该修改什么，盼高人解答

110500623 · 发表于 2010-5-20 16:01:27

modelsim仿真的激励源与实际的激励源是不是都一样啊，如果不一样你仿真没问题，实际可能还是会出问题

vno2010 · 发表于 2010-5-20 16:27:24

本帖最后由 vno2010 于 2010-5-20 16:38 编辑

激励当然一样了。如果不是源代码的问题，那我该修改什么；如果是源代码的问题，那为什么我的前后仿真都没问题，盼高人解答

lionbupt · 发表于 2010-5-20 16:48:32

应该还是出现在激励与实际情况不一致上，你用chipscope慢慢由FPGA的边界向FPGA最后发送端移动，看看在哪个环节丢掉的数据

vno2010 · 发表于 2010-5-20 17:32:43

激励与实际情况是一致的。如果不是源代码的问题，那我该修改什么；如果是源代码的问题，那为什么我的前后仿真都没问题，盼高人解答

[求助] 11111111111111111111111111111111