在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: lingyunmu666

[资料] 【中文版】【学习SV的中文版电子书】system verilog语言参考手册

[复制链接]
发表于 2010-12-24 11:37:29 | 显示全部楼层
system verilog可以直接 logic synthesis 嗎 ?
发表于 2010-12-24 12:37:52 | 显示全部楼层
看一看,谢谢
发表于 2010-12-29 14:47:28 | 显示全部楼层
thanks!!c
发表于 2011-1-24 16:10:50 | 显示全部楼层
灌水!!!!!
发表于 2011-1-24 16:20:26 | 显示全部楼层
回复 1# lingyunmu666


    good !!
发表于 2011-1-28 01:52:02 | 显示全部楼层
看看,据说vmm和ovm都很不错啊
发表于 2011-1-28 18:31:48 | 显示全部楼层
谢谢了
发表于 2011-2-11 17:08:22 | 显示全部楼层
thanks!!
发表于 2011-2-11 19:58:38 | 显示全部楼层
thanks a lot
发表于 2011-2-12 11:08:38 | 显示全部楼层
好东西啊
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-24 05:14 , Processed in 0.029118 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表