在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2102|回复: 5

[求助] 请高手帮忙看一个VHDL程序

[复制链接]
发表于 2010-5-17 16:16:02 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
这是小弟写的一个智能AD转换的代码,用quartusII弄得,在我们实验板上板上运行良好。可是现在要改投xilinx,小弟刚开始学xilinx,不知道怎样弄,把代码拷过去发现有错,就在调用fifo模块。之前fifo模块在quartusII库里有的,不知道xilinx怎么弄。
FIFO5.rar (2.89 KB, 下载次数: 3 )
 楼主| 发表于 2010-5-17 16:33:05 | 显示全部楼层
ERROR:NgdBuild:604 - logical block 'dcfifo_component' with type 'dcfifo' could
   not be resolved. A pin name misspelling can cause this, a missing edif or ngc
   file, or the misspelling of a type name. Symbol 'dcfifo' is not supported in
   target 'virtex4'.
会出现这样的错误,高手帮我看看怎么回事啊
发表于 2010-5-17 16:33:29 | 显示全部楼层
用的库不一样,你用core gen生成xilinx的fifo替换掉原来的
 楼主| 发表于 2010-5-17 16:45:04 | 显示全部楼层
谢谢楼上的高手
可是不会用CORE generator,xilinx太多工具了,谁来推荐一本详细点的书呀
发表于 2010-5-17 21:09:12 | 显示全部楼层
怎么下载还要收费啊
发表于 2010-5-19 18:24:18 | 显示全部楼层
这个问题常见,发生在IMPLIMENTATION
的map处理过程中
原因是你的工作目录中没有CORE的网表文件
请加入生成CORE时同时生成的EDIF或NGC或NGO文件
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 21:22 , Processed in 0.020465 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表