在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 10714|回复: 19

[解决] 大家一起来讨论一下这个verilog-A的问题

[复制链接]
发表于 2010-5-15 22:40:51 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
有一个关于verilog-A建模方面的问题希望大家一起交流讨论一下:

    现在想用verilog-A对一个模块建模,大体如下
module name(porta,portb)
electrical porta,portb;
.......
.......//省略模块内容
endmodule

然后想把这个模块实例化,由于想实例化的对象较多(>1000),如果靠手工一个个写太要命了,就想编一个循环函数实例化一下,目前感觉无处下手:因为verilog-A中好像无c语言中的数组对象,这样就不好命名区分。

请大家来给babydog0些建议来解决这个难题,研究研究。
 楼主| 发表于 2010-5-16 09:51:46 | 显示全部楼层
怎么没人来说两句呢?
发表于 2010-5-16 16:14:26 | 显示全部楼层
不懂,等着高手解决,也学习学习
发表于 2010-5-17 11:01:07 | 显示全部楼层
去看看Verilog-A的入门语法书就好了
 楼主| 发表于 2010-5-29 15:40:34 | 显示全部楼层
楼上的同志,我这段时间重新看了verilog-a的相关知识,但是好像找不到关于对象批量实例化的语句
还是无能为力啊
发表于 2010-5-29 22:03:31 | 显示全部楼层
关注,帮顶~~
发表于 2010-5-31 19:35:05 | 显示全部楼层
关注,帮顶~~
发表于 2010-5-31 21:42:28 | 显示全部楼层
关注,帮顶~~
发表于 2010-6-1 20:00:56 | 显示全部楼层
给个思路:
1. VerilogA中是有类似数组的表达方法的,以前写过不记得具体语法了,你可以仔细查查。或者看看Cadence 5141自带的理想ADC/DAC的代码,就是那种写法。
2. 用Perl等脚本语言,或者用vi的宏,批量写代码。
发表于 2010-6-1 20:25:11 | 显示全部楼层
verilogA是有数组的用法的,你用generate函数来实例化可以了~~~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 13:00 , Processed in 0.028200 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表