有用VHDL的没有？讨论下方便用不

eaglelsb · 发表于 2010-5-14 17:38:41

您需要登录才可以下载或查看，没有账号？注册

x

目前正从verilog转Vhdl的阶段，觉得VHDL很不好用啊，代码可观性也不强，没有verilog简洁与美观，
如and or downto之类，类C语言要方便得多。

panwei · 发表于 2010-5-14 20:57:28

确实不怎么好用熟悉Verilog的人没有理由再去学习vhdl，

silencex8 · 发表于 2010-5-14 22:44:50

我觉得VHDL其实蛮好用的，两种语言各有优势，关键是自己要用熟悉

xuer_1975 · 发表于 2010-5-24 14:34:20

我们正好相反，VHDL的仿真没有VERILOG强大

eaglelsb · 发表于 2010-5-24 14:50:26

现在感觉好多了，也都是常用那几条命令，不过还是感觉verilog更实用些。
VHDL对语法要求极高，modelsim用来排错，一排一堆，然后用synplify综合，就几乎没有错误和warning了，

[讨论] 有用VHDL的没有？讨论下方便用不