在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2258|回复: 3

[求助] pipeline adc中电容mismatch calibration

[复制链接]
发表于 2010-5-13 09:22:12 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 guang3000 于 2011-4-25 21:48 编辑

我想用数字方法对cap mismatch 进行calibration,具体方法就是,以1.5bit的级为例,按照一个论文中的方法“A 12-b 600 ks/s Digitally Self-Calibrated Pipelined Algorithmic ADC”,实际的每级传递函数为:Vres=(2+alpha)vin-D(1+alpha)vref, 把其中的误差Verr=alpha*vin-D*alpha*vref在数字域上减掉。其中,Cs/Cf=1+alpha

现在的情况是,Verr的第二项我很容易在电路中得到(数字表示),主要是前面一项alpha*vin怎么在数字域中通过一定的运算得出来。(vref=1,alpha通常比较小,在0.001左右吧)。

论文中的公式(6)我感觉不是怎么对,哪位懂得解释一下吧,我会非常感谢。
发表于 2010-9-24 14:18:43 | 显示全部楼层
也是在数字域中求出的。也就是预先给固定的输入。得到输出,根据输出的误差来求出。
发表于 2014-8-30 13:40:09 | 显示全部楼层
不懂,同问
发表于 2014-9-1 19:59:17 | 显示全部楼层
要 calibrate , 必須用多點的已知的精確電壓, 然後由結果把 alpha 算出來.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-26 21:07 , Processed in 0.026403 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表