设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › SOC设计论坛 › SOC资料区 › 来自于OPENCORE的Verilog语言的embedded_risc软核 ...

1 2 345 6 7 / 7 页下一页

发新帖

楼主: zhalvin

[资料] 来自于OPENCORE的Verilog语言的embedded_risc软核

发表于 2010-12-24 23:57:06 | 显示全部楼层

多谢楼主了，看看了。

回复支持反对

发表于 2010-12-25 18:46:23 | 显示全部楼层

谢谢!!!!!!!!!!!

回复支持反对

发表于 2010-12-25 22:36:05 | 显示全部楼层

xxxx xiexie

回复支持反对

发表于 2011-3-11 00:56:40 | 显示全部楼层

thanks

回复支持反对

发表于 2011-3-20 10:48:40 | 显示全部楼层

謝謝提醒有這一 module。

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-3-25 10:52:20 | 显示全部楼层

不知可否分享使用的經驗？

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-3-25 17:29:42 | 显示全部楼层

好资料，真不错

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-4-5 12:06:27 | 显示全部楼层

好复杂啊

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-8-12 13:58:33 | 显示全部楼层

thanks for sharing

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-12-21 11:30:22 | 显示全部楼层

xiexielouzhu

回复支持反对

1 2 345 6 7 / 7 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-21 10:39 , Processed in 0.021734 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表