设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 硬件设计论坛 › 电路设计论坛(数字/模拟) › 电路设计论坛 › DDR3 Interface Timing Analysis
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦！
返回列表 发新帖
查看: 2542|回复: 3

[求助] DDR3 Interface Timing Analysis

[复制链接]
jonny2k
发表于 2010-5-8 04:38:33 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
Can anyone povide me some document about how to do DDR3 SDRAM Read/write timing? I am using Cadence Allegro SI. Thanks a lot !!!
about, document, write

相关帖子
回复

举报

Gnu_qin
发表于 2010-7-24 00:49:44 | 显示全部楼层
me too
回复 支持 反对

举报

geoffreylee599
发表于 2010-8-1 18:13:51 | 显示全部楼层
i am confused by your description
回复 支持 反对

举报

pndc4089
发表于 2010-8-2 15:21:44 | 显示全部楼层
去jedec 找份specification 看看吧
还有就是你的memory controller 的spec.
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 08:13 , Processed in 0.021500 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表