求教各位一个hspice仿真不收敛的问题，谢谢

tiger83126 · 发表于 2010-5-10 09:40:01

各位，我在电源VDD上加了一个上电过程，然后问题得到解决，可以顺利的仿真。
我还想请教下各位，为什么对电源信号加一个上升过程能够解决收敛的问题呢？
敬请讨论！

sd5517805 · 发表于 2010-5-10 11:38:45

电路有没有接错

ruixi · 发表于 2010-5-10 12:36:39

.option 中添加语句 gshunt=1E-12

ruixi · 发表于 2010-5-10 12:37:57

一般直接加电而没有上电过程时很难收敛的

tiger83126 · 发表于 2010-5-10 16:18:27

一般直接加电而没有上电过程时很难收敛的
ruixi 发表于 2010-5-10 12:37

登录/注册后可看大图

why?

sxzong_hit · 发表于 2010-5-10 20:47:47

改变步长，具体请参考
http://blog.sina.com.cn/s/blog_4b05643c010008q5.html

luochunhua · 发表于 2010-5-10 23:19:52

下载资料看看

djrj108 · 发表于 2010-5-13 13:59:15

研究研究, thx

ddiva · 发表于 2010-6-24 09:42:06

8# icdreamer

wind2000sp3 · 发表于 2010-6-24 09:53:14

你得先说你模拟的电路是个什么类型，碰到不收敛以后最好的方法是gear+trap，不知道hspice是不是支持。还有个lto（local truncation error）的选项，那个控制了收敛性和精度的矛盾，把它改大能让电路容易收敛但是精度下降。还有个tolref选项，把那个改成local的值。也会使电路容易收敛。

总之Hspice的收敛条件只是error<abs+lto*tolref，没有KCL和KVL，当碰到简并点比较多的电路时就是很操蛋，希望你走运吧。

[求助] 求教各位一个hspice仿真不收敛的问题，谢谢

站长推荐 /1