在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 2006204155

[资料] 一篇关于FPGA原型验证的文章

[复制链接]
发表于 2013-4-24 22:13:14 | 显示全部楼层
发表于 2013-4-24 22:54:18 | 显示全部楼层
订楼主
发表于 2013-4-25 15:20:27 | 显示全部楼层
学习一下,感谢分享~~~
发表于 2013-5-28 08:41:29 | 显示全部楼层
谢谢分享!~~~~~~~~
发表于 2014-9-14 10:49:21 | 显示全部楼层
谢谢分享。。。
发表于 2015-12-28 10:34:02 | 显示全部楼层
试用一下
发表于 2015-12-28 11:33:20 | 显示全部楼层
FPGA  有个致命的缺点,编译慢,验证慢。 ASIC 就不同,可以做好一块是一块,几块拼接重用效率高。增量编译吹了好些年,远没达到实用的效果。芯片越做越大,软件效率越来越低下,仅是靠 intel CPU 前景不明朗! 社会现状是需要更快的开发验证周期,如果时间漫长必然延误产品上市的最佳时机。
发表于 2015-12-31 14:52:08 | 显示全部楼层
谢谢了
发表于 2016-1-3 10:15:03 | 显示全部楼层
谢谢分享
发表于 2016-1-3 15:43:06 | 显示全部楼层
我是过来学习的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-26 21:27 , Processed in 0.019918 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表