在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4510|回复: 14

北大verilog课件!内部资料

[复制链接]
发表于 2010-5-2 00:00:11 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
数字集成电路设计入门

--从HDL到版图

北大verilog课件!内部资料.rar

1.48 MB, 下载次数: 136 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2010-5-2 10:28:46 | 显示全部楼层
这是好东西啊
发表于 2010-5-2 12:55:35 | 显示全部楼层
瞅瞅看看
发表于 2010-5-3 09:40:16 | 显示全部楼层
thanks
发表于 2010-5-4 23:03:08 | 显示全部楼层
谢谢,下来看看
发表于 2010-5-5 09:33:08 | 显示全部楼层
谢谢,下来看看
发表于 2010-6-10 19:15:44 | 显示全部楼层
顶~~~~~~~~~~~~~~
发表于 2012-5-6 21:41:37 | 显示全部楼层
这个前端后端差别还是很大的,不错的综合资料
发表于 2012-5-8 17:20:56 | 显示全部楼层
kankana !
发表于 2013-7-28 19:50:22 | 显示全部楼层
回复 1# wangalong


    这个绝对讲的比较清楚,入门、深研均可
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 05:26 , Processed in 0.022470 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表