设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 哪位大概介绍一下上华.5CMOS阈值拉偏是怎么玩的？ ...

发新帖

查看: 2259|回复: 1

[求助] 哪位大概介绍一下上华.5CMOS阈值拉偏是怎么玩的？

发表于 2010-5-1 20:43:29 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

据说数字的通过直接拉偏可以降低电源电压，但我想知道这种拉偏是否精确？上华是否提供拉偏后的模型？用这种工艺来做模拟电路是否有可行性？

电源, 可行性, 模型

相关帖子

回复

发表于 2010-5-2 08:18:29 | 显示全部楼层

阈值拉偏一般是用在量率改善时,寻找一个合理的阈值窗口,具体做法是调整阈值调整工艺注入剂量,
反应到模型上就是VTH0的变化;其实这种调整本来就是用来做一些特殊的模拟电路的,当然会改变MOS
的一些性能,具体的要和工程师联系.

EETOP创芯人才网简历投递入口

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-22 17:19 , Processed in 0.021522 second(s), 10 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表