在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 184747187

[原创] 让你的UltraEdit支持Verilog和VHDL高亮显示的方法!!

[复制链接]
发表于 2011-1-6 09:22:33 | 显示全部楼层
try run
发表于 2011-1-6 11:01:47 | 显示全部楼层
这个知道.........
发表于 2011-1-20 12:45:31 | 显示全部楼层
verilog和VHDL不能同时高亮啊
发表于 2011-1-20 23:39:58 | 显示全部楼层
DDDDDDDDDDDDDDDDD
发表于 2011-1-21 16:20:01 | 显示全部楼层
wordfile文件在UE的官网上就能下载,在设置里面找一下具体路径,然后重启程序即可!
发表于 2011-1-23 16:42:51 | 显示全部楼层
很有用啊 现在用notepad 感觉不是很理想 哈哈
发表于 2011-1-24 14:43:57 | 显示全部楼层
不好使,谁详细说一下!
发表于 2011-1-24 22:08:24 | 显示全部楼层
我一般就让其当作C语言来显示,也还不错
发表于 2011-1-25 12:56:24 | 显示全部楼层
aaaaaaaaaa
发表于 2011-1-25 15:59:57 | 显示全部楼层
这个是好东西,UE和UST都好用
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 09:18 , Processed in 0.023806 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表