EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Advanced Digital Design with the Verilog HDL

1 ... 2 3 4 5 678 9 10 11 ... 13 / 13 页下一页

楼主: gambolrf

[资料] Advanced Digital Design with the Verilog HDL

[复制链接]

michaellee

发表于 2014-8-20 16:49:28 | 显示全部楼层

goods ones

回复支持反对

michaellee

发表于 2014-8-20 16:50:16 | 显示全部楼层

goods ones

EETOP创芯人才网职位发布入口

回复支持反对

michaellee

发表于 2014-8-20 16:51:05 | 显示全部楼层

goods ones

回复支持反对

srx7spb

发表于 2014-8-20 23:24:26 | 显示全部楼层

感謝分享

EETOP创芯人才网职位发布入口

回复支持反对

jamy3531

发表于 2015-1-5 13:27:26 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

CL5555

发表于 2015-1-7 21:13:20 | 显示全部楼层

good ones

EETOP创芯人才网职位发布入口

回复支持反对

tianyan_cn

发表于 2015-1-17 21:50:54 | 显示全部楼层

分割这么多，我望而却步了

EETOP创芯人才网简历投递入口

回复支持反对

Ryggeor

发表于 2015-6-5 03:02:47 | 显示全部楼层

thnx!

EETOP创芯人才网职位发布入口

回复支持反对

NelsonWong90s20

发表于 2015-6-5 20:01:06 | 显示全部楼层

thx4sharin

EETOP创芯人才网简历投递入口

回复支持反对

NelsonWong90s20

发表于 2015-6-5 20:02:23 | 显示全部楼层

lz辛苦了

回复支持反对

1 ... 2 3 4 5 678 9 10 11 ... 13 / 13 页下一页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-12-28 12:24 , Processed in 0.883781 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[资料] Advanced Digital Design with the Verilog HDL

站长推荐 /1