一般应聘ASIC设计都问些什么问题？

mcstyle · 发表于 2006-9-4 09:02:30

您需要登录才可以下载或查看，没有账号？注册

x

明年研究生毕业，马上要找工作了。
请问一般面试都问些什么问题？
verilog 都问些什么问题,
综合都问些什么问题？
望各位高手请教请教。
多谢了。

holycafe · 发表于 2006-9-24 03:36:03

关注中。。。

yinchyang · 发表于 2006-9-24 10:29:34

verilog:
问问你基本的逻辑关系，比如画个二分频电路，不同clock domain之间的信号处理，同步异步复位的一些考虑
flow：
问问综合以及dft的基本概念，
都是很基本的，如果以前做过ic的项目，应该很清楚，如果实在不知道，千万不可随意发挥，

frankrick · 发表于 2006-10-4 23:36:32

我一般都问：跨时钟域问题、低功耗设计问题、ASIC设计流程、代码风格与综合结果、Testbench与Assertion的区别....

vlog · 发表于 2006-10-6 15:05:20

数字电路的基础知识，用verilog实现．
代码风格，综合结果．
信号的跨时钟域，异步ＦＩＦＯ等．以前在学校没关注过，在面试时总被问．
computer architecture相关的基础知识．

fourrivers · 发表于 2006-10-8 20:07:13

除了上面几位大牛说的，关键还是看你应聘的公司做什么，就会侧重问什么

quxunzheng · 发表于 2006-10-9 16:39:32

楼上大牛哪家公司的咱去应聘去 ^_^

frog868 · 发表于 2006-10-12 11:41:14

收益多多
谢谢

pptiger · 发表于 2006-10-12 12:49:48

latch是如何产生的？等等，其实主要是一些基础知识，我觉得基本概念清楚的人发展潜力应该不错

shun5042 · 发表于 2006-10-12 13:56:53

原帖由 frankrick 于 2006-10-4 23:36 发表
我一般都问：跨时钟域问题、低功耗设计问题、ASIC设计流程、代码风格与综合结果、Testbench与Assertion的区别....

这个对工作经验要求有点高哈

我喜欢问一些基本的问题：如register与latch的区别？