在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: weizhiheng

[原创] 9页pdf多彩图深刻讲述三态门原理 verilog 和 VHDL的inout双向端口仿真

[复制链接]
发表于 2014-12-4 11:28:52 | 显示全部楼层
感谢楼主分享这些资料
发表于 2015-10-27 08:42:21 | 显示全部楼层
感谢感谢,FPGA通过EMIF和DSP读写数据,双向端口设计改了好几天了还是不行,希望这次看你的代码能够成功
发表于 2015-10-27 08:48:38 | 显示全部楼层
回复 18# weizhiheng


   赞一个
发表于 2015-10-29 10:55:53 | 显示全部楼层
成功解决,DSP可以读取,写入FPGA了
发表于 2016-1-4 21:24:33 | 显示全部楼层
写的很好。谢谢。
发表于 2016-1-4 21:30:10 | 显示全部楼层
支持一下,下来看看
发表于 2016-1-5 08:42:02 | 显示全部楼层
感谢分享
发表于 2016-1-6 16:39:06 | 显示全部楼层
好好学习
发表于 2016-1-7 21:19:01 | 显示全部楼层
学习一下
发表于 2016-4-12 21:38:37 | 显示全部楼层
谢谢分享!~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-2 04:57 , Processed in 0.035128 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表