请问在design vision中怎样加入clock latency和uncertainty??

zczc999 · 发表于 2010-4-9 20:15:52

您需要登录才可以下载或查看，没有账号？注册

×

rt
有哪位用过的帮忙一下，我找不到这些在哪里加入。难道这些要用命令来实现吗？？？而且dv 创建了时钟后，时钟port也没有时钟的标志，跟da不同。

rodgersli · 发表于 2010-4-11 23:17:54

可以用命令set_clock_latency和set_clock_uncertainty加;
如：set_clock_latency 8 HCLK
set_clock_uncertainty 0.5 HCLK

1# zczc999

rainbow.zeng · 发表于 2010-4-12 19:58:45

set_clock_latency和set_clock_uncertainty

艾清别诺 · 发表于 2011-4-6 15:32:34

路过，看看

账号		自动登录	找回密码
密码			注册

[求助] 请问在design vision中怎样加入clock latency和uncertainty??