在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: sjxu007

[资料] 【HP讲义——103页完整版】Clock Data Recovery for Serial Digital Communication

[复制链接]
发表于 2010-4-11 00:03:52 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2010-4-24 10:54:33 | 显示全部楼层
good, thanks.
回复 支持 反对

使用道具 举报

发表于 2010-4-24 20:08:24 | 显示全部楼层
好东西
回复 支持 反对

使用道具 举报

发表于 2010-5-14 08:58:30 | 显示全部楼层
Goooooooooooood
回复 支持 反对

使用道具 举报

发表于 2010-6-24 00:09:53 | 显示全部楼层
thanks
回复 支持 反对

使用道具 举报

发表于 2010-6-24 00:10:56 | 显示全部楼层
Do you have any material on Digital Implementation of CDR ???
回复 支持 反对

使用道具 举报

发表于 2010-6-24 00:11:59 | 显示全部楼层
or, verilog/vhdl implementation of clock recovery circuit for FPGA ?
回复 支持 反对

使用道具 举报

发表于 2010-6-24 01:09:54 | 显示全部楼层
感謝分享~~~~
回复 支持 反对

使用道具 举报

发表于 2010-6-24 10:21:16 | 显示全部楼层
thanks
回复 支持 反对

使用道具 举报

头像被屏蔽
发表于 2010-7-1 18:59:00 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-25 10:45 , Processed in 0.016806 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表