|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
我用encounter 自动布局布线后,生成verti.v verti.spef 和 verti.sdf 三个文件
后来用PT读入verti.v verti.spef 和 verti.sdf 后生成 verti_PT.sdf
用ncverilog进行仿真的时候,verti.v(encounter生成的网表)分别反标 verti.sdf 和 verti_PT.sdf。
结果产生的结果却差了好大。
比如,反标 verti.sdf 的仿真,延迟902ps,254,832ps...时间不是整数,而且波形还有些不确定时间,很想一个真实芯片的工作状态。
而 反标 verti_PT.sdf 的仿真,延迟2000ps,256,000ps都是些整数,并且没有什么不确定的,让人看结果感觉好假。
(902对2000是相同变量对应的延迟)
这是为什么呀,是我做错了,还是有其他什么原因,那位知道能告诉我一点,给点思路也行。大家畅所欲言...不会也说两句你认为的...谢谢,大家多交流!! |
|